

ABSTRACT

The present invention provides a plasma display panel that has a fast response in discharge generation to voltage application owing to a short discharge delay time, and at the same time suppresses the change in the discharge delay time to temperature. In the plasma display panel, dielectric layer (9) is formed so that it covers scanning electrode (5) and sustain electrode (6) formed on front substrate (4), and protective layer (10) is formed on dielectric layer (9), where protective layer (10) includes carbon and silicon, and in addition, protective layer (10) is made of magnesium oxide including silicon of 5×10^{18} atoms/cm³ to 2×10^{21} atoms/cm³ and carbon of 1×10^{18} atoms/cm³ to 2×10^{21} atoms/cm³.

Rec'd PCTO 10 DEC 2004

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

90/517782

(43) 国際公開日
2004 年 9 月 16 日 (16.09.2004)

PCT


(10) 国際公開番号
WO 2004/079769 A1

- (51) 国際特許分類: H01J 11/02, 9/02 (72) 発明者; および
(21) 国際出願番号: PCT/JP2004/002597 (75) 発明者/出願人 (米国についてのみ): 長谷川 和之 (HASEGAWA, Kazuyuki). 大江 良尚 (OE, Yoshinao). 加道 博行 (KADO, Hiroyuki). 溝上 要 (MIZOKAMI, Kaname). 中上 裕一 (NAKAUE, Hirokazu).
(22) 国際出願日: 2004 年 3 月 3 日 (03.03.2004)
(25) 国際出願の言語: 日本語
(26) 国際公開の言語: 日本語
(30) 優先権データ:
特願2003-055548 2003 年 3 月 3 日 (03.03.2003) JP
特願2003-140165 2003 年 5 月 19 日 (19.05.2003) JP
(71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 Osaka (JP).
(74) 代理人: 岩橋 文雄, 外 (IWAHASHI, Fumio et al.); 〒5718501 大阪府門真市大字門真 1 0 0 6 番地松下電器産業株式会社内 Osaka (JP).
(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG,

[続葉有]

(54) Title: PLASMA DISPLAY PANEL, ITS MANUFACTURING METHOD, AND ITS PROTECTIVE LAYER MATERIAL

(54) 発明の名称: プラズマディスプレイパネルとその製造方法およびその保護層用材料



(57) Abstract: A plasma display panel having an excellent response of generation of discharge by voltage application thanks to shortening of the discharge time lag and undergoing less variation of the discharge time lag with temperature. A scan electrode (5) and a sustain electrode (6) are provided over a front substrate (4), and a dielectric layer (9) covering the scan electrode (5) and the sustain electrode (6) is formed. A protective layer (10) is formed on the dielectric layer (9). The protective layer (10) contains carbon and silicon. The protective layer (10) comprises magnesium oxide to which silicon is added at a density of 5×10^{18} to 2×10^{21} atoms/cm³ and carbon is added at a density of 1×10^{18} to 2×10^{21} atoms/cm³.

(57) 要約: 放電遅れ時間を短くして電圧印加に対する放電発生の際の応答性を有すると同時に、その放電遅れ時間の温度に対する変化を抑制したプラズマディスプレイパネルである。前面基板

BEST AVAILABLE COPY

O 2004/079769 A1